解语樱木

9月1日，在2026 IDAS设计自动化产业峰会期间，合见工软发布了一款名为UniVista 3DIC Designer的三维芯片物理设计工具。这是国内首款商用级3DIC物理设计工具，专为国产先进工艺节点打造，全面适配逻辑折叠与韬定律技术路线。

一款EDA工具的发布，为何值得关注？

导语：发生了什么，为什么重要

全球EDA市场长期由新思科技、楷登电子、西门子EDA三家海外巨头主导，合计占据全球约90%份额。国产EDA在国内市场的占有率长期不足两成。三维芯片设计是后摩尔时代的重要方向，但国产工具在商用级3DIC物理设计领域长期空白。UniVista 3DIC Designer的出现，意味着国内芯片设计团队在做三维芯片时，第一次有了国产的物理设计工具可选。

一、事件：一款填补空白的工具

UniVista 3DIC Designer不是从2.5D工具改造而来的“赝3D”方案。目前主流的3D封装EDA方案大多由2.5D平面工具扩展而来，只能完成粗粒度的芯粒分层堆叠。合见工软这款工具基于底层自研的真三维布局算法，是“原生3D”架构。

它重点支持2-die/3-die逻辑折叠、多裸片异构堆叠等先进架构。集成了自动化智能分区、跨Die多目标优化、物理场感知放置以及CPU/GPU异构并行加速等技术。能针对时序、功耗、面积以及热分布等关键指标进行协同优化。工程能力上，可面向十亿门级大算力芯片，解决超大容量网表处理、跨裸片时序与布线协同、热密度优化、垂直互连约束等问题。

同期，合见工软还发布了国产首个Agentic EDA智能体战略体系，以及先进工艺节点收敛工具UniVista NodeClosure。后者围绕AI、HPC等高性能芯片需求，可大幅减少迭代次数，帮助设计团队在紧凑周期内完成设计收敛。

二、原因：为什么是现在

三维芯片设计的紧迫性来自两个方向。

第一个方向是制程微缩的边际效益递减。 AI芯片对算力、带宽和集成密度的要求不断提高，单纯依赖制程微缩来提升性能，面临越来越高的技术和成本压力。包括逻辑折叠、异构堆叠在内的三维集成技术，成为芯片继续提升性能和集成度的重要方向。

第二个方向是韬定律的提出。 2026年5月，华为正式提出韬（τ）定律，以“时间缩微”替代“几何缩微”作为半导体演进的新指导原则。核心工程实践是逻辑折叠——将关键路径上的门电路分布到垂直堆叠的有源层中，通过超细间距混合键合实现门级三维互连。

但逻辑折叠要求EDA工具从2D平面布局全面升级为3D原生设计。传统EDA诞生于平面几何缩放时代，无法完成逻辑堆叠多晶圆精细单元级垂直分区、跨层时序与多物理场协同收敛。今年5月，北京大学团队在适配韬定律的“真3D”EDA方向取得了关键进展，但那是工具原型。从原型到商用产品，中间还有很长的路。

合见工软选择在这个时间点推出商用级工具，既是技术积累的阶段性成果，也是对市场需求的直接回应。

三、影响：对谁、有多大

先说结论：填补空白是真，但距离替代还有距离。

对国产EDA产业：补上了一块关键拼图。 目前国产EDA整体自给率不足10%。数字EDA（综合、布局布线、时序签核）的国产化率尤其低，不足10%。UniVista 3DIC Designer填补的是商用级3DIC物理设计这个具体环节的空白。合见工软以6年近50款产品的创新速度，已实现数字设计、可测性设计、先进工艺后端设计等领域的覆盖。这次发布让它在三维物理设计这个新兴方向上拿到了先发位置。

对国内芯片设计公司：多了一个选择。 以往做三维芯片设计，物理设计工具只能依赖海外厂商。UniVista 3DIC Designer提供了自主可控的备选方案。尤其对于那些探索基于成熟工艺做三维逻辑折叠的芯片团队，这个工具提供了新的设计底座支撑。

对行业格局：短期内不会改变三巨头主导的格局，但长期值得关注。 2025年中国EDA市场规模约184.9亿元，预计2026年将达到268.5亿元。全球EDA市场2026年预计达到183亿美元。海外三巨头仍占全球约90%份额。国产EDA在单个工具上的突破，距离全流程替代还有很大距离。

但有一个值得注意的信号：韬定律为国产EDA提供了一个独特的切入窗口。 逻辑折叠是全新的设计范式，海外巨头同样没有成熟的商用“真3D”工具。这意味着国产EDA有可能在一个新兴方向上与国际对手站在相近的起跑线上。合见工软这次发布，抢的就是这个时间窗口。

四、趋势：接下来看什么

第一个趋势：3DIC工具会从“点工具”走向“全流程”。 UniVista 3DIC Designer目前聚焦物理设计环节。但三维芯片设计需要覆盖架构探索、逻辑设计、物理实现、验证签核等多个环节。合见工软能否围绕这个工具构建完整的三维芯片设计流程，是接下来需要观察的重点。

第二个趋势：韬定律的工程落地速度。 韬定律V2版本已于7月发布，补充了工程落地细节和量产实测数据。EDA工具是逻辑折叠落地的关键支撑。UniVista 3DIC Designer的推出，让韬定律从理论走向工程有了工具层面的保障。但工具好用不好用、客户用不用，最终要看实际项目中的表现。

第三个趋势：国产EDA的资本化加速。 合见工软已完成IPO辅导，累计融资超40亿元，估值约130亿元。华大九天、概伦电子等国产EDA厂商也已上市。资本市场的支持，为持续研发投入提供了资金保障。

一个值得思考的问题： 三维芯片设计涉及多物理场耦合——电、热、力、磁都需要协同优化。UniVista 3DIC Designer目前覆盖了时序、功耗、面积、热分布等维度。但在实际工程中，三维芯片的应力问题、散热问题往往比二维芯片复杂一个数量级。这些物理场之间的耦合优化，对EDA算法的挑战远大于二维设计。合见工软的工具在真实芯片项目中的表现如何，还有待时间检验。

你怎么看这次发布对你所在环节的影响？国产三维芯片设计工具能否在实际项目中跑通？

版权声明

“特别声明：以上作品内容(包括在内的视频、图片或音频)为用户上传并发布，本平台仅提供信息存储空间服务。 Notice: The content above (including the videos, pictures and audios if any) is uploaded and posted by the user , the platform merely provides information storage space services.”

本文地址: https://www.amtbbs.org/thread-18497-1-1.html