解语樱木

2026年7月17日，复旦大学周鹏-刘春森团队在《科学》杂志上发表了一项成果。

他们做了一件过去三十年没人做到的事——在室温下，用1个电子稳定存储1比特信息。

这项被命名为 “归壹” 的量子闪存器件，摘下了电荷存储领域那座被称为“圣杯”的奖杯。

先看一组对比数据。

目前主流的DRAM存储器，存1个比特需要保持大约20万个电子。3D NAND闪存稍微好一点，但也要100到500个电子。

而“归壹”只用了1个。

能耗的差距是数量级的——从20万降到1，功耗理论上可以降到原来的几万分之一。

这不是渐进式改良，这是从根子上换了玩法。

一、为什么以前做不到？

单电子存储的概念并不新鲜。

上世纪80年代，随着单电子隧穿和库仑阻塞理论逐步建立，科学家就开始设想用1个电子存1个比特。到90年代，这已经是信息存储的“终极目标”。

但1997年，美国科学家在《科学》上演示了硅基单电子存储器后，问题暴露了。

单个电子只能引起约55毫伏的阈值电压变化，状态保持时间只有大约5秒。

55毫伏是什么概念？基本被电路里的噪声淹没了。5秒又是什么概念？连“非易失”的门槛都够不着。

此后的近30年，全球科学界对这个方向基本不抱希望。

问题出在哪？刘春森团队重新梳理了前人的研究，找到了“卡点”——边缘寄生电容。

简单说，器件做得越小，栅极和沟道侧壁之间就越容易产生额外的电容。这就像一条能量泄漏通道，单个电子产生的量子效应本来就很微弱，再被这些额外的电容分走一部分，能观测到的信号就更微弱了。

把器件做小还不够，还要把材料压薄、把结构放平。

这正是二维材料的优势——原子级厚度，天然具备“囚禁”电子的能力。

团队提出了一个叫 “自对准平面裁剪” 的方案，在一片连续的石墨烯上构建共面的漏极-沟道-源极结构，把金属电极移到远离有效沟道的位置。

仿真结果显示，边缘寄生电容在器件总电容中的占比降到了约2.4%。

他们把这个结构命名为 “归壹” 。

结果是什么？在27摄氏度的室温下，单个电子进出存储层，器件阈值电压呈现出约0.5伏的阶梯式跃迁。撤去外加电压后，不同单电子状态在5000秒的直接测量中仍然保持稳定。

对比1997年的55毫伏和5秒——信号放大了近一个数量级，保持时间从秒级跨入了小时级。

二、为什么现在做出来了？

这不是一天建成的。

周鹏和刘春森团队在这个方向上已经积累了近八年。

2018年，他们利用二维材料构建了半浮栅闪存结构，把存取速度提升到10纳秒量级。虽然结构复杂、数据保存时间只有十秒左右，但这是起点。

2025年4月，团队在《自然》上提出了 “破晓” 二维闪存原型器件，实现了400皮秒的超高速非易失存储——这是迄今最快的半导体电荷存储技术。

2025年10月，他们又推出了 “长缨” 二维-硅基混合架构，把二维闪存器件直接融入成熟的CMOS工艺平台，造出了全球首颗二维-硅基混合架构闪存芯片。

“破晓”解决了速度问题，“长缨”解决了工程化问题，“归壹”解决了密度极限问题。

三条路线，一条比一条逼近物理极限。

三、AI时代为什么需要这个？

AI算力的真正瓶颈不在处理器，在存储。

数据搬运的能耗和延迟才是核心矛盾。现有计算系统中，存储和计算之间的数据交互功耗最高可以达到计算本身功耗的10倍。

而且现有存储技术有一个结构性矛盾：DRAM速度快，但断电数据就没了；Flash容量大、能长期保存，但速度太慢。

没有一种存储技术能同时满足AI需要的“快、大容量、低功耗、非易失”四个条件。

“归壹”提供了一种全新的可能性。

单电子存储天然具有极高的稳定性。由于“库仑阻塞效应”，一个电子进入存储单元后会永久改变电势，阻止其他电子进入，也阻止当前电子跑出。

周鹏说了一句话值得琢磨：“稳定性比传统存储更高，而制造成本低于现有技术。”

更重要的是，这项技术可以通过半导体后道集成技术（BEOL），把存储单元直接集成在计算单元上方，信息传输距离缩短到百纳米级。

这意味着什么？存算一体从架构层面变得可行。

四、产业化走到哪了？

这不是停留在论文里的技术。

团队已经系统性地打通了从底层材料、器件创新到芯片集成与应用的全链条。

今年下半年，团队将成立一家初创公司。首期目标是完成基于现有半导体产线改造的芯片验证。

计划在1到3年内实现产品落地。如果后续工程验证顺利，相关技术有望在未来3到5年进入转化落地阶段。

博士生向昱桐，深度参与了“破晓”和“归壹”两项工作，明年博士毕业，已经决定全职加入团队即将孵化的公司。

“不能只是我们自说自话，还是想经过市场的检验。”他说。

五、更大的图景

周鹏说了一段很实在的话：传统硅基集成电路经过几十年发展，已经形成成熟而庞大的产业体系。如果始终沿着既定路线追赶，很难真正实现赶超。

二维材料打开了一条尚未定型的新赛道。

从产业端看，这条赛道正在加速成型。

2026年1月，国内首条二维半导体工程化示范工艺线在上海点亮，预计2026年第三季度实现等效硅基90纳米CMOS制程的小批量生产。

2026年6月，台积电携手ASML与imec在VLSI研讨会上首次展示了300毫米晶圆上的二维晶体管集成。

全球半导体巨头都在往这个方向走。

但复旦团队的独特之处在于，他们同时解决了速度、密度和工程化三个层面的问题——“破晓”“归壹”“长缨”三篇顶刊论文，覆盖了从原理突破到芯片集成的完整链条。

这不是一个孤立的学术成果，这是一套完整的技术储备。

六、一点思考

存储技术的竞争，本质上是对“一个比特需要多少个电子”这个问题的回答。

从20万到1，数字的缩减背后是物理极限的逼近。

“归壹”触及的是电荷存储的理论顶峰。1个电子就是最小单位，不能再小了。

但这不意味着终点。

从“破晓”到“长缨”再到“归壹”，团队用不到18个月的时间，在《自然》和《科学》上连续发表了3篇论文。

刘春森被问到高产出的秘诀时开了个玩笑：“每年统计一下我的头发就行。”

玩笑归玩笑，背后是数年的积累和试错。

“在不断试错的过程中，我们逐渐靠近正确的道路。等真正找准了路，再沿着它延伸，后面就变得越来越快。”

找准方向，比埋头追赶更重要。

二维材料给了中国存储一个“换道”的机会。但换道之后能不能跑出来，看的还是谁能在正确的方向上持续投入、持续迭代。

从目前的进展看，这条路正在被一步步走通。

版权声明

“特别声明：以上作品内容(包括在内的视频、图片或音频)为用户上传并发布，本平台仅提供信息存储空间服务。 Notice: The content above (including the videos, pictures and audios if any) is uploaded and posted by the user , the platform merely provides information storage space services.”

本文地址: https://www.amtbbs.org/thread-18421-1-1.html