edadoc

高速先生成员--刘春

在PCB的电源设计中，我们最关心的两个指标就是电源的压降和噪声。

电源压降自不必说相信大家都知道，即电源直流流经电源链路所产生的直流压降（IR）。

改善电源压降最有效的方法就是降低电源链路上的直流电阻R，如设计上缩短电源路径，增大电源通道等。

而电源噪声的产生主要是由于电源电流的动态变化(ΔI)与电源系统阻抗(ZPDN )共同作用的结果，表征如下式：

若想改善电源噪声，从公式不难看出，要么降低波动电流(ΔI)，要么降低电源系统阻抗(ZPDN )。

因为电源波动的电流(ΔI)主要是由负载芯片工作时所产生的，如芯片内部时钟翻转，IO高低电平切换等，为保证系统性能不受影响，降低电源波动的电流(ΔI)几乎是不现实的，所以最终电源噪声的改善还是要从降低我们的电源系统阻抗(ZPDN )入手，其中改善电源系统阻抗(ZPDN )最有效的手段就是在电源系统中加电容。

而加电容之后的改善效果到底有多好呢？

如下图所示，为一电源有无加电容的板级ZPDN 仿真结果对比：

从上图，我们可以看到ZPDN 在增加电容后，从100K~100M全频段阻抗降到了毫欧级别或以下，改善非常明显，意味着电源噪声也将大大的降低。

而这是不是意味着，只要加电容，我们在优化电源系统阻抗ZPDN 上就不再有困难了呢？

答案当然是否的。

近期在一电源设计时就遇到了加电容也解决不了的情况。

如下图所示，优化该芯片上一电源，其中绿色高亮网络为电源，灰色高亮网络为GND，单板板厚2.2mm，芯片电源正下方及附近空间已布局满电源电容。

芯片上该电源ZPDN 仿真结果如下图所示，其中红色曲线为ZPDN 要求，蓝色为所仿真电源的ZPDN 结果。

由图中结果可以知道，在9M频段附近和80M频段之后，电源阻抗是不满足红色曲线要求。

这时，可能大家的第一反应是继续加电容或优化电容配置来改善，但当前的场景下，所能利用的电容有效布局空间也已经全部利用上了，可以说受限于空间限制或有效作用电容本身的滤波半径，已经无法再通过增加电容进行改善了。

那优化电容配置如何，从上图的结果分析来看，9M频段附近的阻抗可能有机会改善下来，因为该频段还处于我们板级电容的作用频段，但80M频段之后的阻抗就无能为力了，该频段范围板级电容已经无法对其产生明显的改善作用了。

那是不是就没办法了？

对着PCB设计重新看了又看，在不调整叠层的前提下，改了又改，试了又试，后面发现，把原先芯片上扇出的电源地过孔由8mil过孔改成12mil过孔后，该电源ZPDN 仿真结果得到明显改善，成功满足红色曲线要求。

如下图所示，为8mil过孔和12mil过孔扇出的仿真结果对比。

仅仅只是换个过孔，改善居然如此明显，而且从对比结果我们还可以发现，8mil过孔改成12mil过孔的改善主要在偏高频部分的频段，这还恰恰是我们大部分板级电容作用不到的地方，原因是什么？

小编苦学多年的SIPI知识终于又有了用武之地，也是大胆尝试的分析了下。

扇出的电源地过孔由8mil过孔改成12mil过孔后，ZPDN 之所以能有如此明显的改善，根本原因还是过孔尺寸增大进而降低了过孔的寄生电感所致，其中过孔电感可用下式近似表征理解。

可知，当过孔直径d增大，过孔电感也将相应的减小。

又由

可知，自谐振之后，随着频率的升高，ZPDN 由感性主导，即在高频部分：

对应到上面的仿真结果中，过孔电感降低，其作为电源系统回路电感的组成之一，电源系统回路电感也将相应的降低，使得高频部分的ZPDN 也对应降低，这就是电源地过孔由8mil过孔改成12mil过孔后，ZPDN 能有改善的原因。

最后再做点小补充，如上例提到的小孔换大孔对于PDN阻抗的优化可以起到比较明显改善效果，其实刚好是遇到了适合发挥的场景，即电源PINMAP集中在芯片的中心区域，过孔孔径增大也不会对布线和电源通流有大的影响，且为大电源扇出的PIN孔数量足够多，若换成其它场景下的电源，可能换成大孔带来的改善收益微乎其微，甚至还会牺牲布线和载流的空间。

问题来了：

对于PDN阻抗的优化，除了电容的调整外，设计上大家还知道哪些效果比较好的优化手段？

版权声明

“特别声明：以上作品内容(包括在内的视频、图片或音频)为用户上传并发布，本平台仅提供信息存储空间服务。 Notice: The content above (including the videos, pictures and audios if any) is uploaded and posted by the user , the platform merely provides information storage space services.”

本文地址: https://www.amtbbs.org/thread-18659-1-1.html