解语樱木

8月11日，台积电负责先进封装业务的副总裁何军对外宣布了一件事：5.5倍光罩尺寸的CoWoS封装技术正式量产了。

良率数据挺好看——在大多数客户的AI芯片上稳定超过98%，部分甚至达到了99%。

这是什么概念？2016年台积电刚推出CoWoS的时候，光罩尺寸只有1.6倍。九年时间，从1.6倍干到5.5倍，封装面积干到了4700平方毫米左右。一个芯片上能塞12组HBM4内存。

如果你对4700平方毫米没概念，可以这么理解：单个EUV光刻机能做出来的最大芯片面积也就858平方毫米。5.5倍光罩，相当于把六个半普通芯片拼在一起还多。

但这还不是终点。

何军说了，台积电每年都会推出新技术，2029年要搞出14倍光罩尺寸的CoWoS。14倍是什么水平？封装面积直奔12000平方毫米，差不多占满一整张12英寸晶圆。到那时候，塞进去的HBM4/4e至少16组，整个系统功耗奔着2到3千瓦去了。

---

一、先进封装为什么突然成了香饽饽

说实话，五年前提到封装，大家想到的还是富士康那种劳动密集型的活。现在完全不一样了。

根本原因是摩尔定律跑不动了。

台积电3nm的晶圆价格已经直奔2万美元。再往2nm以下走，成本高得离谱。与其在制程上死磕，不如换个思路——把芯片像乐高一样拼起来。

这就是先进封装的价值。

以英伟达H100为例：如果硬要用7nm做一颗单片SoC，一次流片费用可能5亿美元起步。但拆成Chiplet呢？GPU die用4nm，I/O die用12nm，流片费直接砍到1.5亿。设计还能复用，下一代改改I/O就行。

省钱只是第一步，更重要的是打开了性能天花板。

单个光罩尺寸有物理极限——858平方毫米。想做大芯片？只能靠封装把多个芯片拼在一起。CoWoS干的就是这个活。

---

二、5.5倍光罩量产，到底改变了什么

这次量产的5.5倍光罩CoWoS，有几个关键数字值得记住：

• 封装面积约4700平方毫米
• 最多整合9种不同芯片
• 最多堆栈12组HBM4内存
  
  

HBM4堆得越多，AI芯片的总容量和带宽就越高。对训练大模型来说，带宽就是命。内存带宽不够，GPU算力再强也只能干等着。

英伟达已经等不及了。新一代Rubin GPU要用3nm制程、HBM4内存，芯片面积是上一代Blackwell的两倍大。台积电这个5.5倍光罩的量产节点，刚好踩在了Rubin的出货节奏上。

不过话说回来，Rubin的量产目标已经从200万颗下调到了150万颗。主要原因不是封装，是HBM4本身的验证进度出了问题。英伟达2025年第三季度突然把HBM4的单针速率要求提到了11Gbps以上，SK海力士、三星、美光三家都得重新设计、重新送样。

封装搞定了，内存还没跟上。 这就是产业链的残酷现实——环环相扣，哪一环掉链子都不行。

---

三、产能有多紧张？大厂已经开始“预付款锁产能”了

台积电CEO魏哲家公开说过一句话： “CoWoS产能瓶颈正在限制客户增长” 。

这不是客气话。

2026年CoWoS产能预计达到65万片，同比增长76%。2027年进一步拉到84万片。听着不少是吧？但看看需求端：65万片产能要同时喂饱550万到600万颗Blackwell、150万颗Rubin、100万颗Hopper。

根本不够分。

台积电已经紧急调整了产能规划——南部科学园区AP8厂区新增两座CoWoS设施，嘉义AP7厂区原本计划做SoIC的产线也改成了CoWoS。连面板级的CoPoS封装量产时间都被延后到了2029年。

更夸张的是，英伟达不光锁台积电的产能，已经开始预付款锁定第三方封测厂的产能了。

今年7月，英伟达和全球第二大封测厂安靠科技签了个15亿美元的战略协议。英伟达直接给预付款，帮安靠在美国扩建封装产能。

以前这种“预付款锁产能”的模式，只出现在头部科技公司和台积电之间。现在蔓延到第三方封测厂了。这说明什么？说明台积电的CoWoS产能已经紧到连英伟达都扛不住，必须到处找备胎。

---

四、更大的挑战：5.5倍之后怎么办

5.5倍光罩不是终点，但再往下走，技术难度是指数级上升的。

第一个问题：基板扛不住。

封装面积越大，对底下那块基板的要求就越高。现有的树脂基板在高热量下容易翘曲。4700平方毫米还能勉强撑住，到了12000平方毫米，树脂基板基本就废了。

台积电的解决方案是转向玻璃基板。

今年年初，台积电向供应链发布了“CoWoS玻璃基板开发计划”，联手ABF载板厂揖斐电和面板厂群创一起推进。玻璃材质的优势很明显：热膨胀差异小、翘曲改善16%、信号传输损耗更低。

但玻璃也有玻璃的麻烦——脆。微小裂痕容易扩大成重大缺陷。TGV（玻璃通孔）技术还没完全成熟。

第二个问题：从圆到方。

传统封装用的是圆形晶圆。但芯片是方形的，圆形晶圆切方形芯片，边缘浪费严重。12英寸晶圆的材料利用率不足70%。

台积电正在研发的下一代技术叫CoPoS（Chip-on-Panel-on-Substrate），核心思路就四个字—— “化圆为方” 。把圆形晶圆换成矩形面板，最大可以做到750×620毫米。材料利用率能从70%拉到90%以上。单位面积生产成本降低20%到30%。

台积电首条CoPoS产线已经在嘉义先进封测七厂完工启动了，初期从310×310毫米面板切入。预计2028年下半年正式量产。

---

五、竞争对手在干什么

台积电在先进封装上确实领先，但不是没有对手。

三星搞了I-Cube好几年，但在HBM基板上老是掉链子，良率传闻只有10%到20%。这个差距短期内追不上。

英特尔有EMIB和Foveros技术，叫得挺响，但代工业务等米下锅——光靠自家产品消化产能，商业闭环根本转不起来。

目前AI芯片主流封装市场，台积电占据了绝大多数份额，日月光和安靠科技加起来也只占了一点点。

但英伟达已经开始扶持备胎了。给安靠投15亿美元只是开始。如果台积电的CoWoS产能持续紧张，不排除更多AI芯片公司把订单分散到其他封测厂。

---

六、一个值得思考的问题

台积电何军说了一句话值得琢磨： “公司每年都会维持推出新技术的节奏” 。

1.6倍、3.3倍、5.5倍、9倍、14倍——这个节奏很稳。但问题是，封装尺寸越来越大，功耗越来越高，2到3千瓦的系统功耗——散热怎么办？供电怎么办？机架怎么放？

台积电已经在CoWoS-L封装的RDL中介层上直接集成电源管理IC了，用N16工艺制造，缩短供电距离、降低寄生电阻。散热方面，直触式液冷、浸没式液冷都在考虑范围内。

但这些都只是治标。真正的瓶颈已经从芯片制造转移到了封装和系统层面。

以前大家比的是谁制程先进。现在比的是谁能把更多芯片拼在一起、拼得稳、拼得便宜、拼得不出问题。

先进封装这场牌局，2025年前上不了桌的，基本出局。

版权声明

“特别声明：以上作品内容(包括在内的视频、图片或音频)为用户上传并发布，本平台仅提供信息存储空间服务。 Notice: The content above (including the videos, pictures and audios if any) is uploaded and posted by the user , the platform merely provides information storage space services.”

本文地址: https://www.amtbbs.org/thread-18425-1-1.html