解语樱木

2026年7月7日，一则消息刷屏了半导体圈——英特尔正在评估为14A工艺推出一项名为14A2的“魔改”版本，核心变化是引入双面供电技术。

说白了，就是芯片正面和背面同时供电。

这不是什么炫技。背后是一个很现实的问题：芯片越做越小，供电快跟不上了。

一、为什么要“魔改”？21纳米把问题逼出来了

先看几个数字。

英特尔原本的14A工艺，M0金属互连层间距大约是28纳米。到了14A2这个半节点升级版本，英特尔计划把这个间距压缩到21纳米左右。

21纳米什么概念？比28纳米小了整整四分之一。

听起来是好事——间距越小，单位面积能塞进的晶体管越多，芯片性能越强。但问题也出在这儿。

金属导线越细，电阻越大。21纳米级别下，电流通过时遇到的阻力会急剧增加。英特尔原本在14A上打算用的是一种叫PowerDirect的背部供电技术——把供电网络挪到晶圆背面，正面腾出空间给晶体管。这套方案在28纳米间距下跑得通，但到了21纳米，原本设计的纳米级硅通孔（nTSV）根本扛不住晶体管需要的电流密度。

结果就是电压降（IR Drop）问题会变得非常严重。电送不到、送不足，芯片性能再好也白搭。

所以英特尔现在想出的办法是：背面供电作为主力不变，但把正面的一部分金属布线重新利用起来，承担辅助供电和部分时钟信号传输。前后夹击，双管齐下。

代价是布线复杂度大幅增加。但在这个节点上，英特尔没得选。

二、三巨头的1.4纳米时间表：谁快谁慢一目了然

这次14A2的消息之所以引发关注，是因为1.4纳米节点正成为三家巨头正面较量的主战场。

来看时间线：

台积电走在最前面。A14晶圆厂预计2027年底试产，2028年下半年正式量产。技术路线上，台积电A14基于第二代纳米片晶体管架构，相比2纳米工艺，相同功耗下性能提升15%，功耗最多降低30%，逻辑密度提升超过20%。而且台积电在策略上很稳——初期先用现有的低数值孔径EUV配合多重曝光，保证良率和成本，2027年三季度之后再逐步引入High-NA EUV。

三星原本计划2027年量产1.4纳米，后来推迟到了2029年。今年7月1日的SAFE论坛上，三星再次确认SF1.4在2029年面向主要客户量产，增强版SF1.4+则定在2030年。不过最近也有消息说三星正在加速SF1.4的研发，已经向应用材料、泛林研究等设备商分享了工艺方案。

英特尔这边，14A工艺2026年10月向外部客户提供0.9版本PDK（工艺设计套件），2028年启动风险试产，2029年正式量产。

三家最晚2029年都会在1.4纳米节点上交锋。台积电领先一个身位，英特尔和三星在后面追赶。

三、英特尔这次能追上来吗？有希望，但挑战不小

先说好的方面。

14A的良率进展不错。根据摩根斯坦利的研报，14A工艺缺陷密度已经到了0.5的水平，良率达到40%。英特尔CEO陈立武此前也表示，14A在成熟度、良率和性能方面均优于同期的18A。

客户方面也有突破。特斯拉已经确定采用14A工艺，用于Terafab项目。此外，苹果、AMD、英伟达、谷歌、博通等大客户也传出正在考虑英特尔的代工服务。对于一个正在转型代工业务的公司来说，这些信号很重要。

但挑战同样明显。

英特尔的压力比对手更大。三星已经在3纳米节点导入了GAA环绕栅极晶体管架构，后续演进技术风险相对较低。而英特尔需要在更短时间内同时推进GAA和背部供电等多项关键技术。14A2的双面供电方案本身也说明了一点——连英特尔自己都承认，原有的背部供电方案在21纳米间距下不够用了。

另外还有一个容易被忽略的问题：时间窗口。英特尔计划2026年10月发布14A的0.9版本PDK，之后争取在18个月内拿到大客户的正式订单。但台积电的A14在2028年就要量产了。等到英特尔2029年量产的时候，台积电可能已经在A14上跑了一年多的量产数据，良率爬坡早就完成了。

四、这场竞争到底在争什么？

表面上看是制程节点的数字游戏——1.4纳米、1.4纳米+、14A、14A2。但实际上争的是三样东西：

第一，AI芯片的制造能力。 台积电A14被业界认为是2028年iPhone 20和下一代AI服务器芯片的关键生产基地。谁能在1.4纳米节点上拿出稳定、高良率的产能，谁就能吃到AI算力爆发带来的最大红利。

第二，晶圆代工的市场份额。 台积电目前在先进制程上几乎是垄断地位，订单接到手软。英特尔和三星要做的，就是给客户提供“台积电之外的第二个选择”。地缘政治因素也在推波助澜——越来越多的芯片设计公司开始考虑分散供应链风险。

第三，技术路线的验证。 14A2的双面供电如果走通了，可能成为未来更先进制程（比如10A、7A）的标准方案。如果走不通，英特尔又得回头重新设计架构——在1纳米以下的竞赛中，试错成本高得吓人。

英特尔这次推出14A2，本质上是一次被迫的技术妥协。21纳米的物理极限逼着它必须改变原有的供电方案。这跟“创新”没太大关系，更多是“不改就活不下去”的选择。

五、行业正在发生什么变化？

这场1.4纳米的竞赛，折射出整个半导体行业几个深层变化。

先进制程的研发难度已经到了“每一步都是悬崖”的地步。 从28纳米到21纳米，只缩了7纳米，就逼着英特尔重构供电架构。制程微缩带来的性能提升，正在被物理极限带来的工程难题一点点抵消。

代工市场的格局正在松动。 台积电虽然领先，但产能有限、订单积压。英特尔只要能证明14A的量产能力，就有机会撕开一道口子。三星也在加速SF1.4的研发，不想被甩开太远。

还有一个容易被忽略的变量：High-NA EUV光刻机的经济性。 把M0间距从28纳米压缩到21纳米，一个重要目的就是提高High-NA EUV设备的使用效率——每台设备造价高达数亿欧元，必须靠更高的产量来摊薄成本。这意味着，谁能在1.4纳米节点上把产量跑起来，谁就能在下一代光刻设备的采购上占据主动。

说到底，芯片制造业已经不是一个“谁技术最先进谁赢”的游戏了。谁能在物理极限、制造成本、量产良率和客户信任之间找到平衡，谁才能活到最后。

英特尔14A2的双面供电，是一次技术上的“补丁”。但这个补丁能不能打上、打上之后效果如何，要到2028年风险试产、2029年量产的时候才能见分晓。

留给英特尔的时间，不多了。

版权声明

“特别声明：以上作品内容(包括在内的视频、图片或音频)为用户上传并发布，本平台仅提供信息存储空间服务。 Notice: The content above (including the videos, pictures and audios if any) is uploaded and posted by the user , the platform merely provides information storage space services.”

本文地址: https://www.amtbbs.org/thread-18321-1-1.html