双轨并行！联发科首度确认ASIC项目采用英特尔EMIB-T封装
AI芯片的封装战场，正式从“一家独大”走向“两强争霸”。一、靴子落地：联发科首次公开确认8月3日，联发科在业绩说明会上投下一枚重磅炸弹——公司首次公开确认，其ASIC（专用集成电路）项目已采用英特尔EMIB-T先进封装技术。这可不是一次普通的供应商更换。今年4月底，联发科CEO蔡力行在法说会上还只是模糊表态，说公司正同时投资两套封装方案，只透露第二种方案“在技术层面效果不错”。短短三个月后，蔡力行给出了完全清晰的定位——联发科正同时押注台积电CoWoS与英特尔EMIB-T两条封装路线。这不是简单的“多一个选择”，而是一次战略级的双轨并行。蔡力行在法说会上进一步透露，首款AI加速器ASIC预计2026年第四季度量产，今年将带来20亿美元营收贡献。更关键的是，联发科将2027年数据中心可服务市场（SAM）预期拉高到800亿美元，市占率目标从10%至15%上修到15%至20%。二、EMIB-T是什么？为什么选它？要理解这件事的分量，得先搞清楚EMIB-T到底是什么。EMIB是英特尔开发的2.5D先进封装技术，全称叫“嵌入式多芯片互连桥接”。它的核心思路很简单——放弃台积电CoWoS那种覆盖整个芯片底部的大面积硅中介层，改用只在芯片需要通信的地方嵌入微型硅桥。打个比方：CoWoS像是在整个房子底下铺一层完整的地板，EMIB则只在门口需要的地方搭一座小桥。省材料、降成本，这是EMIB最根本的差异化逻辑。EMIB-T是EMIB的升级版。它在硅桥里加入了硅通孔（TSV）技术。这个升级解决了传统EMIB的一个痛点——以前电力要绕过连接桥才能送上去，会有电阻和信号损耗。现在电流可以直接穿透硅桥垂直供电，大幅提升供电效率和信号速度。英特尔在ECTC 2026上披露了EMIB-T的最新技术指标：第一层互连凸点间距缩小至25微米，封装尺寸扩大到120×120毫米，单个封装可集成超过9个光罩面积的计算与存储芯片。从封装规模看，英特尔EMIB当前已支持超过8倍光罩面积，2028年目标超过12倍。简单说，EMIB-T就是在成本更低的前提下，把封装尺寸做得更大、集成度做得更高。三、为什么是现在？CoWoS产能撑不住了联发科不是拍脑袋做这个决定的。最直接的推手，是台积电CoWoS产能已经绷到了极限。有多紧？CoWoS产能目前已售罄至2026年及2027年，交货期长达52至78周。台积电虽然在拼命扩产——月产能从2024年底的约3.5万片晶圆拉升到2026年底的13万片——但2026年的供需缺口仍然高达约20%，相当于每5个订单里就有1个交不了货。台积电CEO魏哲家在7月的财报电话会上也承认，公司封装产能 “紧张到正在限制客户增长” 。产能不够，客户就得排队。排队就意味着产品上市时间被卡住。对于AI芯片这种“晚一个月可能就落后一代”的赛道，没人耗得起。英特尔的EMIB-T正好在这个节骨眼上递出了橄榄枝。据外媒报道，EMIB-T封装良率已接近90%，成本较台积电CoWoS低约50%。虽然基板良率目前只有50%左右，但英特尔计划2027年启动大规模商业化交付。联发科CEO蔡力行也在法说会上直言，EMIB在良率改善和技术成熟度上进展良好，足以赶上2028年量产的时程表。四、从“观望”到“入局”：EMIB-T客户版图扩大联发科不是第一个吃螃蟹的，但它的入局意义非同一般。在此之前，谷歌已经向英特尔下单，计划2028年前委托其封装超过300万颗自研TPU。亚马逊AWS的Trainium3加速器也将采用英特尔EMIB-T平台。苹果和高通也在评估英特尔的先进封装技术。联发科的加入，标志着EMIB-T从“备选方案”正式升级为“主流选项” 。供应链层面的连锁反应已经显现。据中国台湾媒体报道，爱普和力积电两家厂商已确认进入英特尔EMIB-T封装供应链，与联发科共同切入谷歌新一代TPU项目。联发科为谷歌开发的TPU v9x “Humu Fish”推理芯片项目，同样采用了英特尔的EMIB-T技术。从客户到供应商，一个围绕EMIB-T的生态正在快速成型。五、台积电的反击：“类EMIB”已在路上面对英特尔的进攻，台积电也没闲着。据外媒The Information 7月30日报道，台积电正在推进一款技术路线对标EMIB的全新先进封装技术，内部工程师将其简称为 “类EMIB”技术 。台积电正与台湾IC载板厂商景硕合作开发，由景硕负责设计并制造承载硅桥、连接上方芯片零部件的基板。分析人士指出，AI热潮正倒逼先进封装迈入“双轨时代” ——CoWoS守住旗舰训练芯片的高地，类EMIB与面板级封装则补上大尺寸、成本敏感与供应链分散化的需求。这场战争已经从“晶圆制程工艺”全面延伸到了“后端先进封装”。台积电不等产能缺口养大对手，先进封装军备赛已进入 “前段制程＋后段整合”的全维度对决。六、封装，正在成为AI芯片的新命门这件事折射出的深层变化是：在AI芯片时代，封装已经不再是制程工艺的附属品，而是一个独立的、核心的竞争维度。摩根士丹利测算，2026年全球先进封装市场规模约560亿至580亿美元，在整体封测市场中占比首次突破50% 。群智咨询预计2026年全球先进封装市场规模将达到587亿美元，同比增长约97% 。AI专属封装的毛利率高达48%至55% ，是半导体产业链中盈利最厚的细分领域。为什么？因为摩尔定律正在放缓。单靠把晶体管做小来提升性能的路越走越窄。芯片性能的进一步提升，越来越依赖把多个小芯片拼在一起——而这拼在一起的能力，就是先进封装。联发科的双轨并行策略，正是对这个趋势最直接的回应。同一条赛道，不能只有一个供应商。同一个技术路线，不能押注单一来源。 这不是分散风险的问题，而是在产能极度稀缺的时代，谁能拿到产能、谁就拿到市场的问题。七、写在最后联发科这次确认采用EMIB-T，表面上看是一次封装方案的选择，实质上是一次供应链战略的重新布局。台积电CoWoS不再是一枝独秀，英特尔EMIB-T正在成为真正的替代选项。 两条技术路线、两家供应商、两种成本结构——AI芯片的封装供应格局，正在从“单极”走向“双极”。对客户来说，这是好事。有竞争才有选择，有选择才有议价空间。对行业来说，这是必然。当需求远远大于供给的时候，市场会自动寻找第二条路。双轨并行，不是联发科一个人的选择，而是整个AI芯片产业正在经历的集体转向。
页:
[1]